[글로벌에픽 증권팀 박진현 CP]

- DSI-2·CSI-2 컨트롤러 개발 병행…모바일·이미징 SoC를 위한 통합 인터페이스 IP 플랫폼 확보

11일 업계에 따르면 퀄리타스반도체(Qualitas Semiconductor)가 MIPI D-PHY 및 C/D-PHY Combo IP를 자사 주도 기술로 개발 완료하고, 이를 기반으로 한 양산 공급을 진행 중이다. 특히 최근에는 차세대 SoC 설계에 필수적인 최신 공정 노드(fnm) 대응 개발까지 본격화하며, 고속 인터페이스 IP 분야에서 기술 경쟁력을 한층 강화하고 있다.

현재 양산 중인 MIPI C/D-PHY Combo IP는 enm 공정 기반으로 구현되었으며, 디스플레이·카메라 인터페이스용 DSI/CSI 컨트롤러와의 연동을 고려한 설계 최적화가 이루어져 있다. 이 PHY IP는 C-PHY 모드에서 3-phase signaling 방식, D-PHY 모드에서 LP/HS mode 전환 제어 및 전력 최적화를 지원하며, 주요 모바일 및 이미징 애플리케이션에 적합한 고속 데이터 전송률(최대 4.5Gbps/lane 수준)을 구현한다.
퀄리타스는 enm 공정에서의 성과를 바탕으로, 현재 최신 공정 노드인 fnm 공정으로의 포팅(porting) 작업을 진행 중이다. fnm 공정은 전력 효율성과 집적도가 향상된 첨단 노드로, PHY IP의 공정 이식 시 채널 손실 최소화, 신호 무결성 확보, 공정 변동성 대응 설계 등이 주요 기술 과제로 꼽힌다. 퀄리타스는 이러한 포팅 과정에서 신호 무결성을 유지하는 적응형 CDR 회로, 정밀한 타이밍 제어, 공정 중심 오차 보정 알고리즘 등을 반영하여 기술 안정성을 확보하고 있다.

fnm 공정 기반 MIPI PHY IP는 현재 미국의 주요 팹리스 고객사(A사)와의 계약을 통해 상용화가 확정되었다. 해당 고객사는 영상 처리 및 센서 중심의 시스템 반도체 플랫폼 기업으로, 이 계약은 퀄리타스의 글로벌 기술 수요 적합성을 입증한 사례로 평가된다.

한편, PHY 레이어에 이어 상위 계층인 MIPI DSI-2 및 CSI-2 컨트롤러 IP도 개발 중이다. 이들 컨트롤러는 MIPI Alliance의 최신 표준을 반영하며, 고해상도 디스플레이와 고속 이미지 센서 데이터 전송을 위한 packet-based protocol, line buffer 최적화, multi-lane 구성 자동 대응 기능 등을 탑재하고 있다. PHY + Controller의 통합 IP 플랫폼 제공을 목표로 설계 호환성을 고려한 아키텍처 구성이 이루어지고 있으며, 이를 통해 SoC 설계사에게 원스톱 인터페이스 솔루션을 제공할 수 있게 된다.

퀄리타스반도체는 향후 MIPI 뿐 아니라 PCIe, USB 등 고속 I/O 인터페이스 IP 전반으로 기술 역량을 확장할 계획이다.

[글로벌에픽 증권팀 박진현 CP / epic@globalepic.co.kr]